EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

09251783

PUBLICATION DATE

22-09-97

APPLICATION DATE

14-03-96

APPLICATION NUMBER

08057674

APPLICANT: HITACHI VLSI ENG CORP;

INVENTOR: NARUI SEIJI;

INT.CL.


G11C 14/00 G11C 11/406

TITLE

: REFRESH CONTROL METHOD,

SEMICONDUCTOR STORAGE DEVICE,

AND DATA PROCESSING DEVICE



ABSTRACT :

PROBLEM TO BE SOLVED: To shorten a refreshing operation time in a dynamic operation mode of a shadow RAM.

SOLUTION: This device is provided with a first control means 185 in which refreshing operation of a storage region is stopped and memory access has priority, a storage means 193 which can store a storage region in which refreshing operation is stopped, a second control means 192 for performing the next time memory access for a memory region in which refreshing is stopped with a non-volatile operation mode based on storage information. And when refreshing operation and external memory access conflicts each other, a refreshing time is made apparently zero by making external memory access have priority.

COPYRIGHT: (C)1997,JPO

(19)日本图特許广(JP) (12) 公開特許公额(A)

(11)特許出頭公開番号

特關平9-251783

(43) 公開日 平成9年(1997) 9月22日

(51) Int.CL6 G11C 14/00 戲別配号 庁内盛理番号

FΙ G 1 1 C 11/34 技術表示箇所

352A 363H

11/406

審査 記求 未記求 請求項の数5 OL (全 13 頁)

(21)出顯器号

特顯平8-57674

(22) 出関日

平成8年(1996)3月14日

(71)出願人 000005108

株式会社日立段作所

東京都千代田区神田 啟河台四丁目 6 番地

(71)出願人 000233468

日立超エル・エス・アイ・エンジニアリン

グ株式会社

東京都小平市上水本町5丁目20番1号

(72)発明者 蔚澤 宏樹

東京都育梅市今井2326番地 株式会社日立

94年所デパイス関発センタ内

(74)代理人 弁理士 玉村 静世


最終頁に焼く

(54) 【発明の名称】 リフレッシュ制御方法、半導体記憶装置、データ処理装置

(57)【要約】

【課題】 シャドーRAMのダイナミック動作モードに おけるリフレッシュ動作費やす時間の短縮を図ることに ある。

【解決手段】 外部からのメモリアクセスに対応する記 憶領域がリフレッシュ動作中である場合に、その記憶領 域のリフレッシュ動作を中止してメモリアクセスを優先 する第1制御手段(185)と、リフレッシュ動作が中 止された記憶領域を記憶可能な記憶手段(193)と、 この記憶情報に基づいて、上記リフレッシュ中止にかか る記憶領域に対する次回のメモリアクセスを不揮発性動 作モードで行うための第2制御手段(192)とを設 け、リフレッシュ動作と外部からのメモリアクセスが競 合した場合に外部からのメモリアクセスを優先すること によって、リフレッシュ時間を見かけ上、ゼロにする。



るよう類談本事精能ないよいチャの検索 【p取來鬅】 。置

装剤品本等半るする質許をくこむ合きと関手を兼の合う で示づイーチ計値卦発軒不多スナイヤリチ×の回次るや 校以炭酸部によれる山中アペルの段手 「策師上、3段手 「常るも光曼をたせんていまたブノ山中を計値になべく ていつ対節動信の子、この合品をおう中計値よくでしてい 込み開動品るす点技コスレイスかんしょその心能代わる さのスサクマリチメ、ブバは31置装動品料苺半な鎖厄貶 実会とイーチ計使で、ミナトやぶし用所を消费所審両事 ひをじいっキ馬主、メイーチ計値対発戦下かし用所を封 **特函代の本電稽・新聞土、アバ各知領ア人含るやくパッキ** るよい類彰本軍精齢がいせいチスの機動 【を東本語】 ・大されることを特徴とするリフレッシュ制御方法。 ーチ計値対発戦不多スサイヤリチトの回次のブバクニノイ

ですし、上記リフレッシュ動作が中止されたメモリマッマ (する) 、」とて《それるも光圀をたみ々ていまえ〉で基づたイギ てのる代語代話上、アノ土中多計値となべていのイッ マリチス結とい合思される祖呼」るあつ中ェジャンてリ 、ろてベテスるも限件を会

否なるなづ中計値よぐゃくていなイッケリチスるで効核 コスソイアホルらえそらか治性があれのスサイアリチス 、ろうてゃれるこれを計値となぐな

ていのイックリチスる专動校コスレギアようやしている ★イナミック動作もであると判断された場合に、上 グイナミック動作モードであると判断された場合に、上 **3℃~〒へるも限件をゆるホブソーチ計**健

ヘッミナトや、みるあプギーチ計値卦発軒不がイッマリ チトるや西校コスソイてよぐゃくていれれる魚土で暗内 、フィノはことまたとうへっている国

し、と、上記ネイパシラの電荷を登録を引用し、 **掛祭軒不六」用店を掛券郵代の本事稿厳店上、アバさ版** 研プス含含をくパッキるよい関

東本書稿

並ないましま **じチ×六パゟ嗜代コイッケじチ×の凌夷 【2更本語】**

无法。 略師よくでしているもろ質許をとこら行ブイーチ計値針 さ山中込計値にくゃくている土、しずるろでゃそれるで 大型をスサイアリチベンと基コスイドアのみの部代出土 、プリ山中を計値よぐベリフレッシュ動作を中止して、 れき間呼るるおで中上ぐべるてい、ろてゃそれるで同時 多心否へるあず中計値エジャントリントが高います。 コスマドアされるえきる心路代コのかのスサイアリチャ 、ブいさい去れたくゃくていの置義動馬本英半な鉛で既 実をムドーチ計使で、ミナトやプリ用はを消费許蓄高軍 のをくがみを結上、ムギーチ計値対発戦不式し用所を対 **特郵代の本事精厳瑞士、フバさ気紙でふ合きをくパッキ** るよい凱藤本電橋亜化パチリチへの機動 【1原本語】 【田蓮の求龍 語子】

かず作モードは、通常のDRAMと同じに動作するため ドを「ダイナミック動作モード」と称する。ダイナミッ ーチるサき計値対発戦了し用所を消費腎蓄荷雷のをごれ キキ、J 林 3 「 イーチ 計 値 対 発 単 不) き イーチ る サ さ 計 健型発車不丁ノ用(する型計動代の本事精節【4000】

ちゝ依ずなれい動ならよるから計使卦発戰不了し用所多 値イトモ・ドーじご教同SMARIOの常証おで源状るい フれき雷亜コリチ×コ的本基、アノ用所きょこるや消费 327771713XW (117X · X447 · 7476 · サで形成されるメモリセルは、DRAM(サイナミック 電稽嵌のソなTZ9。いなきづやくこるを用東間平0 I より丁金用で計多スサイアムやくそこによのとないチャン トトのムテスジャーよ当くに、れる3界別や製野回010 1よ1機回え執書の予、されること判述計使減反動代、お1 プいおいいチ×州雷磊競、らかなしなし【6000】 うぶ蚤をない。

計多で、て々~〉(の時情熱信ブーリデッ〉(、よれ)、き つなくこを東い恵状のきょれへ付き歌雷いき直ょるを入 鉄再多減事、よりフィッとは等ムテスシャーよりくに式え 前 多しチ×州雷統亜らかくこる八小計が計値計発車不。る いてれる成なしま、本事精齢でしょいきゃら行き計値か 発戦不丁」用味る卦許郵代の本事精鋭るでする重新品辞 の壁イトなたてロからものとな(ofenstit

titead zirconate TY(lead zirconate [2000]

。るや関い耐技な依有フノ用産い置差野吸や

一下がえ例、J関い游技略はエジャンていの置装動馬科 **小サリチトの遊動、北肥発本【理代謝対るや鳳の肥発】** [[000]

【明號な略籍の即発】

。置装野処や一下

る加ツ人含含く置萘野吸央中な鎖厄スサイてきれう、3

置装動場や尊半の舞場を引入を東本龍 【己東本龍】 凰。

装割引州苺半るもと徴替るとこむ含まる以手時間2再 のぬ式ら計プィーチ計値批発駐不多スサイヤリチ×の回 次るを校3級競闘場をからは中よくで4てい話土、ブ べん基づ時情動にの段手動に活工、3段手動になるである。 語る時情に織の域所動場になれる山中の計使になってい プによい母手「策」は、3母手略は「策るを光蜀をたち クマレチ×フノ山中多計値にくペンマリの製剤動店のチ 、、い合思るおで中計値エジャンマリが政府部島合も心内 コスノイマナれるえそる心路代このかりのスナクアリチ× 、フィノはい間装割信本等半な銀戸界

実るメイーチ計値で、ミヤトや六ノ用所を消费所蓄荷軍 のをぐパッキ語土、メギーチ計値卦発戦不立し用所き針 **科郵代の州雷精蝕55土、アパさ漁街で入合さをぐパャキ**

所定の時間間隔で記憶情報のリフレッシュが必要とされる。このようにメモリセルが、PZTなどの強誘電体薄膜によるキャパシタを含んで形成されていて、上記のように不揮発性動作モードとダイナミック動作モードとを実現する半導体メモリを「シャドーRAM」と称する。【0005】尚、シャドーRAMについて記載された文献の例としては、特開平7-21784号公報がある。【0006】

【発明が解決しようとする課題】シャドーRAMにおいては、消費電力の増大を防ぐため、同時に動作するメモリセル数には限界がある。シャドーRAMのダイナミック動作モードにおいては、DRAMの場合と同様にリフレッシュが必要とされるから、記憶容量の増大に伴いリフレッシュ動作中は、そのリフレッシュ動作が優先され、チップ外部からのランダムアクセスが禁止されるから、記憶容量の増大に伴ってリフレッシュサイクル数が増大すると、リフレッシュを行っている時間が長くなってしまい、データのリードライトを効率良く行うことができない。このことは、コンピュータシステムなどのデータ処理装置におけるデータ処理時間の短縮を阻害する。

【0007】本発明の目的は、シャドーRAMのリフレッシュ動作時間の短縮を図ることにある。

【0008】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】すなわち、内部で生成されたリフレッシュアドレスに対応するメモリマットが不揮発性動作モードであるか、ダイナミック動作モードであるかを判別し、ダイナミック動作モードであると判断された場合に、上記リフレッシュアドレスに対応するメモリマットのリフレッシュ動作を行い(ステップS54)、メモリアクセスのために外部から与えられたアドレスに対応するメモリマットがリフレッシュ動作中であるか否かを判別し、ステップS62)、リフレッシュ中であると判断された場合に当該メモリマットのリフレッシュ動作を中止して、上記外部からのアドレスに基づくメモリアクセスを優先し(ステップS63)、上記リフレッシュ動作が中止されたメモリマットについては次回のメモリアクセスを不揮発性動作モードで行うようにする。

【0011】また、メモリアクセスのために外部から与えられたアドレスに対応する記憶領域がリフレッシュ動作中である場合に、その記憶領域のリフレッシュ動作を中止してメモリアクセスを優先する第1制御手段(185)と、上記第1手段によってリフレッシュ動作が中止

された記憶領域の識別情報を記憶可能な記憶手段(193)と、上記記憶手段の記憶情報に基づいて、上記リフレッシュ中止にかかる記憶領域に対する次回のメモリアクセスを不揮発性動作モードで行うための第2制御手段(191,192)とを含んで半導体記憶装置を構成する。

【0012】さらに、上記半導体記憶装置と、それをアクセス可能な中央処理装置とを含んで、データ処理装置を形成することができる。

【0013】シャドーRAMにおいて、キャパシタの電荷蓄積による情報と、分極特性を利用した情報とが、動作時において常に一致しているような動作方式を用いると、ダイナミック動作モードにおいてリフレッシュを行わない領域は、キャパシタの電荷蓄積による情報は破壊されてしまうが、分極特性を利用した記憶情報は破壊されてはいない。そこで、リフレッシュ動作と外部からのメモリアクセスが競合した場合にリフレッシュ動作を中止して外部からのメモリアクセスを優先することによって、リフレッシュ時間を見かけ上、ゼロにする。このことが、リフレッシュ時間の短縮化を達成する。リフレッシュ中止にかかる記憶領域の記憶情報は、分極特性を利用した不揮発性動作モードで読出される。

[0014]

【発明の実施の形態】図2には本発明にかかるデータ処理装置の一実施形態であるコンピュータシステムが示される。

【0015】図2に示されるコンピュータシステムは、 特に制限されないが、システムバスBUSを介して、C PU (中央処理装置) 31、シャドーRAM (ランダム · アクセス·メモリ) 33、ROM (リード・オンリ・ メモリ)34、周辺装置制御部35、表示系36など が、互いに信号のやり取り可能に結合され、予め定めら れたプログラムに従って所定のデータ処理を行うことが できる。上記CPU31は、本システムの論理的中核と され、主として、アドレス指定、情報の読み出しと書き 込み、データの演算、命令のシーケンス、割り込の受付 け、記憶装置と入出力装置との情報交換の起動等の機能 を有し、演算制御部や、バス制御部、メモリアクセス制 御部などから構成される。上記シャドーRAM33、及 びROM34は内部記憶装置として位置付けられてい る。ROM34には、各種プログラムやデータが記憶さ れる。シャドーRAM33には、CPU31での計算や 制御に必要なプログラムやデータがロードされる。周辺 装置制御部35によって、記憶装置38の動作制御や、 キーボード39などからの情報入力制御が行われる。記 憶装置38には、ハードディスク装置等の補助記憶装置 が適用される。

【0016】図1には上記シャドーRAM33の構成例が示される。

【0017】図1に示されるシャドーRAM33は、特

、七一。るれさ監計コロー21~1-21~一でデヤロ 国土社を割た出メービデのチ、ASドービデリアプトI ヤーにテリアホルを置届い段後、おスレドアやロホルち キャミコと「路回キャミ。るいファなコミよるれざキャ そこ19 I 器回キャモアノススレイアムモたかR O A ス 4 ドインハンにアイーサインストンの日間はスカゲイーサインストンマー ロみ*&Aつ号割て一ロイススレイイへそれ、六ま、水 さキャミコミ I 路回キャミフノ 3 スソドてヤロ社 G G A スマドアホオされ入アいはい間膜ホオさイーやていい **√ーロ休*2A R号計下ーロイスス√1イでやロ、パちょ** たれそハケスレドレスADRの取込みはアドレスマルチ方式 へないらよるパさキャラコミ I 脳回キャラ、おA O A A マンスのようの人まれていま木のさか路代【0200】 7、各部の動作制御信号を生成する。

いた基式は人の*SAO号割て一口イススソイてムぞか 、* SAA号計で一ロイススマイスでロ 、おうE 「路回 酸時代イミトを。るいファカコミよるれされたJEI路 フ信号CAS*などがあり、それらがタイミング制御回 ーロイススソギアムそなを示き卦校存のスソギアムそな V. グス 、(を示き違気や計は人てトデクイクロもの中*ブバ は31書略POこ)*RARABACーロイススイイアヤロ ま込取习ぬぶのスサイアリチ×のるが陪伴【9100】 。るれさ戦略ファよい号割飛躍ムでれる丸きカナファ

よい!I(UY)やーにデムでた、より路回根盤ムでたの こ、4名を紹回界選4で4の6かるから合語コ繋を一下 く子に30倍円と繋イベゴの機動も10 L 路回代出入。る ハファないらよるたけがなみが取のiのを一下代入され るえも6位階代アン34一下45公香び及、(od)代出 土、Aも付張は01(O/I) 器回代出入、これち。る ハファないらよるれる副散は(ターデバサリチド)号 計小端されされ出らゆイッマリチ×るを改校、れき置語 ガロー8~1~8群ペンアスンプが大コロー9~1 - 6イッマリチ×、六ま。るれち魚生が号目のあさるす 値隔Sハン \ 小光電音なれーマパテパチ、パさ置届なnー メロー2 I (XD) メービデヤロオテオチアノ 2 K コューセー!ーセイッケリチス。るれち既実やイーチ計 値で、ミナトや六ノ用味る消费腎蓄荷軍のやぐパヤキホ 用味る針特函代の本事精範、めなのろ、れる知识アでよ い期較本事精・のとなてスタ、ないなれる列時に、特、対 の機動パラパチ、ŁIn-9-1-91ペテリチメ。るす 林ムイッマリチトをのよれた階代イッマのこ。るいフ

パさ示い的大勢で題氷ホパぢ階代イペケ、C & サントンマ 1/4/14×14/0るパさ示プロー9~1-9【8100】 . & A &

よい冰井彭塽路回野集朴苺半の味公、ないなれる風味い

御回路13においては、上記モード制御回路191から はとくらんを、さま。るなうなれるおようやべそのスソド マた出の881をくかんよくでしてい、おうも81路回 キャミひよいよこるれる上導が主発イャロクフへがい示 計のこ。るれち示計や土剤土発化やロペアンは281 器回主発イベロイ、よい合品されき間呼るるあプ中ェン ベリてしむ既なイベケリチへる专内はJACIALY **されされ入いめかのスサイアリチ×のらが路代、払い的** 林具。るいファないでよるれる蜜母/E I 器回略時へく ミトや初近281周回业発ででログ語土が果諸宝件の予 、九な行社気件のみ否めるあつ中ェジャンていお界、な イッアリチへるを法対はJRCAスソイでされられてい ぬかのたサイアリチ×のるが路根、0 よい簿式のスソド でき、3×イドでは、300000000000でで、30000000000でで、3×イドでは、3× **東洋の38Ⅰ 路回東呼よぐペリてU55土 。るれき繁治与** n-21~1-21%ーに子や口温土制号割代出の38 「ヤーヒデリてのこ。む含まる381路回家件エジャイ ていのめさるや宝吽を心否へるあつ中ェンマンていお既 ふぬかのスサイアリチスのる代稿代、5081や一に下 いてのおうるヤメービテいて多スノイスた出の481路 回キャモのこ、348「路回キャモのぬけるずキャモを スレストストストンシェクタイタイタスの出入しているといっている。 4~44年の2818回事業4~44日173781 やくかなエジャンていのぬれを魚上水肌多スノギアエジ CLKを生成するクロック発生回路182と、リフレッ・ (らいろんかロイン)(は、これできゃくしょくいんないは) 佛の181774のこ、3181774のあむの既信間 【0023】上記オートリフレッシュ制御部18は、時

や明備アバクニの動料や略等の暗各、コ次【2200】 。各や附陽子

計使の陪各フノ京呼を休るあでドーチ計使計発戦不、休 るれでメーチ計値で、ミナトややイッマリチ×かれち ようになっている。そして、モード制御部1914、選択 るれさ盤かいロー21~1~21~4に下スイドアやロ 瑞士されてれさドーに干いて丁帝内却スレド てょくゃく ていされき主発アいは518 「路略陽よくでくていイー木 。るや健康多いでトサエジャンといい的健自で副間問 の宝而、>なろこる付受多とな示計値時ハイトサエジャ **リていのら44階代、ファよいよこるを放土7階内を入り** 77-4-10000-40-4-1-Qイッマリチ×551、よ18 L 浩略時ェジッソてリイート のこ。るいフパシャは間部18が設けられていイート コペカるヤエシャレていい立単イャアをロー9~1-9 イッマリチ、店土、ブいおいドーチ計使で、ミナトやの n-6~1-61~704×51、195~1-00) 。るれざ金計コロイをおわる。

品上、NX イメアム でかたかかかん アドレスは、上記

の指示に従ってメモリマットに対するリード又はライト動作を円滑に行うためのタイミング制御が行われる。例えば、モード制御回路191からの指示に基づいて、タイミング制御回路13は、リフレッシュ動作のためのワード線立上げタイミングや、プリチャージレベル、プリチャージタイミング、センスアンプの動作タイミング制御を行う。動作モード毎の各部の動作タイミングについては後に詳述する。

【0024】モード制御部19は、特に制限されない が、メモリマット9-1~9-n毎にダイナミック動作 モードか不揮発性動作モードかの識別情報を記憶するた めのレジスタ193と、このレジスタ193の記憶情報 を参照することによりメモリマットのモード判定を行う ためのモード判定回路192と、このモード判定回路1 92の判定結果に基づいて、クロック発生回路182 や、タイミング制御回路13に各モード毎に適切な動作 制御を指示するためのモード制御回路191とを含む。 ダイナミック動作モードであるか、不揮発性動作モード であるかの判別がマット単位で行われるとき、レジスタ 19は、メモリセルアレイにおける全マット分の動作モ ードの識別情報を記憶するのに必要な記憶容量を備え る。特に制限されないが、動作モード識別情報はフラグ とすることができる。すなわち、メモリマットに対応す るフラグビットが論理値"1"となっているか、論理値 "0"となっているかによって、上記モード判定回路1 92での動作モードの判定が可能とされる。また、その ような動作モード判定回路192により、メモリマット がダイナミック動作モードであると判定された場合に は、モード制御回路191の制御により、クロック発生 回路182でのクロックCLKの発生が許容され、その 結果、リフレッシュカウンタ183の出力アドレスがラ ッチ回路184にラッチされることで、リフレッシュア ドレスの出力が可能とされる。それに対して、不揮発性 動作モードであると判定された場合にはリフレッシュは 不要であるから、クロック発生回路182でのクロック CLKの発生が停止されることによりラッチ回路184 でのアドレスラッチは行われないようになっている。ま た、モード制御回路191は、タイミング制御回路13 に対して、動作モードに応じた動作タイミングの指示を

【0025】図3にはメモリマット9-1~9-nを含むメモリセルアレイの構成例がそれの周辺回路との関係で示される。

【0026】メモリマットは、図3において代表的に示されるように複数のワード線WL0~WL2と、それに交差するように配置された複数の相補ビット線BLT 0, BLB0、BLT1, BLB1, BLT2, BLB 2と、ワード線とビット線の交差する箇所に配置されたメモリセルMCとを含む。全てのメモリセルMCは同一構成とされるため、そのうちの一つについて詳述する。

メモリセルMCは、特に制限されないが、PZTなどの 強誘電体薄膜によって形成されたキャパシタ131と、 それに結合されたnチャンネル型MOSトランジスタ1 32とから成る。キャパシタ131の他方の電極は、プ レート電極と称され、このプレート電極にはプレート電 位VPLが印加されるようになっている。プレート電位 VPLは、特に制限されないが、高電位側電源Vccの 半分の電圧レベルすなわち、Vcc/2レベルとされ る。また、シェアード構成が採用され、メモリマット周 辺回路であるセンスアンプSAC、プリチャージ回路P CC、カラムスイッチ回路CSWが、それらを挟むよう に配置されたメモリマット間で共有されるようになって いる。すなわち、ビット線BLTO, BLBO、BLT 1, BLB1, BLT2, BLB2に対応して複数のn チャンネル型MOSトランジスタ(シェアードMOSと 称する) 35, 36が配置されており、このシェアード MOS135, 136によって、メモリマットの選択が 行われる。例えば、非選択状態では、シェアード制御信 号SHR、SHLは共にハイレベルとされ、複数のシェ アードMOS135, 136がオン状態とされるが、メ モリマット選択が行われた場合には、非選択マット側の シェアードMOSがオフ状態とされる。 つまり、図3に 示されるワード線WLO, WL1, WL2を含むメモリ マットが選択される場合には、シェアード制御信号SH Lがローレベルに移行されて複数のシェアードMOS1 36がオフ状態とされ、図3では省略されているが、複 数のシェアードMOS136の右側に配置されるメモリ マットが電気的に切放されるようになっている。

【0027】図4には上記センスアンプSAC、プリチャージ回路PCC,カラムスイッチ回路CSWの構成例が示される。

【0028】複数のセンスアンプSAC、プリチャージ 回路PCC,カラムスイッチ回路CSWはそれぞれ互い に同一構成とされ、複数個の単位回路によって形成され る。ここでは、代表的に相補ビット線BLTO,BLB Oに対応するものについて詳細に説明する。

【0029】センスアンプSACは、特に制限されないが、nチャンネル型MOSトランジスタQ11,Q12、及びpチャンネル型MOSトランジスタQ13,Q14が結合されて成るフリップフロップとされる。MOSトランジスタQ11,Q12の直列接続ノードにはセンスアンプ起動信号SNが入力され、MOSトランジスタQ13,Q14の直列接続ノードにはセンスアンプ起動信号SPが入力されるようになっている。センスアンプ起動信号SNがハイレベル、センスアンプ起動信号SNがハイレベル、センスアンプ起動信号SNがハイレベル、センスアンプ起動信号SPがローレベルになったとき、このセンスアンプSACは動作状態とされ、そのとき、相補ビット線BLTO、BLB0間の微小信号が、高電位側電源Vccレベル、及び低電位側電源Vssレベルにまで増幅される。【0030】プリチャージ回路PCCは、相補ビット線

そのよい時間の51路回時間などミトを、(192%を テス) パさけ人がADAXV17を心路代【3500】 い合根るを合競は3計値よくで77に混上3スサイアに チ×るよい代人スソドアのる、体格代、コ次【4500】 。る考づれくこる人唯い風小量を費消代軍を判引計使に マッソてい、アン北い合語で行き制値よくでくていい事 ー、やらはかかわざーチ計値、プのるいファないでもる 作モードになっている場合にのみリフレッシュが行われ 値で、ミチトや、九なおがまはドーチブいで基づ時情限 続イーチ計値の内を919スペンプによのこ。るれな **計次測はよくでくていイー大のイベケリチメ 、ひょごろ** こるれち赵解や計使品上の毎るれされ出か得国社リイブ 期間の宝而られ18171を、3164のこ。いなれな計 まして、イスにのフィノCコイットについるとはませばやいっているという。 チ、九さ山間や査団のスリドアエジャリてじのる。在58 Kの発生が停止されることで、リフレッシュカウンタ1 104~ロ4094281器回事業4~ロ4、949な

京は オーチブ J 開巻 多 辞 情 旧 端 オーチ 計 健 の 内 を 日 1 を スシン、北川県中のこ。(332℃でデス)るホ代計が旧 件の存否やオーチ計値封発軒不なイッケ状数のうより数や 、フノチ。るれるえ熱書コ "O" <u>1</u> 動野編され、I" 動野 論、社イベコヤミてるも内はコメークのフ全されはコイ **ッマリチ×六パさ山中やよくゃくてい場上、約つる戦害** を大じくの802ペイス店工、JA合いフィーチャ 値で、ミナトやる合思るいファなる"I" 動野論はイッ 当やそての891々太ジン、別太内。るあ了辞前限編の **よこなしたおいととは性性性性をはないになっています。** ミナトやのつまれ子、およ効害やスジンのこ。(632 て、マス)るれは下さる熱害の891々スジィブでよら 291 路回安性オーチ、アンチ、水さ山中にも直が計使 よくとしているいしつりゃくじまえのろ 、かくこるれ **数年回路182におけるクロックCLKの発生が停止さ** ュ中である(YES)と判断された場合には、テロック ジャンていされ、マ界選、ブいおSJ宝件のこ。(202 て、で、「あればかな」はの、本者は中で、としていか。 th (イッケ児選) イッケリチ×るや杰杖コA DA K V ド マ代人店土、ブバは5185路回家呼よぐでイマリ、3 るパちキャラがADAスソドで人気によいる I 路回キャ 。るも門舖フィッで基コイーサキーロCの3図、フィック

ペテス)るパながみスサクマリチ×の法核ギーチ計値々 ドではない(NO)と判断された場合には、ダイナミッ ーチ計値対発車不祐イベマ財選、ブバはこ川県中の4.8.2 、>なくこるも五中を計値をぐゃくていの卦肢、おこり合 最大れき選呼」(ON)いないプロティママノていまってゃ マ財題プいはご収得の202ででそれに上【0500】 。るれた計ファよい26 「路回

°(995.4

発車不ブいはご規則件のもる8℃でそれ結上【7800】

さる要不もはが値をなべるといのフィックこれが、し和意る **よこるいファない恵氷計使卦発軒不去更なイッケリチ**× るも私校コスレイスなから、そのでは、180キャで記 土、よれ子、よい合品なれざ宝吽といなれてギー子計値 クッミナトをフいはJURIはのEBBでマテス語上、ブノ そ。(428でマテス)るれ合計は計値よくやくていて 3こるれち<u>加</u>生はおける各種制御信号が生成されること た、また、タイミング制御回路13への指示によってい さ容稽社主発ででログのフェ818国主発ででログ、グ よい時時の191路回路はイーチ、よい合品されざ宝 おいて、ダイナミック動作モードである(YES)と判 以気件のこ。(EBBででそれ) るれな計プトよことこ るや照巻多時計収鑑オーチ3計値の5919太に4、な 京件の4百4るパファなコギーチ計使イベミナトを五 現むイックリチスるも効はコスレイスからチャラコタ 81、路回キャモ店土、0よい261、路回宝牌ギーチ、3 るも。(222てゃモス)るれさキャモコ48 [絽回 キャでは母割代出の881を2かれたじょして 82からクロックCLKが発生され (ステップS5 1、絽回上発々でログのこ、ひよぶくこるれを代入が28 「褐回土発ケャロやれろ、パさ土発や号割ないイツ関 周の虫而られ1815トをるれる示い1図【8800】 .67

即能プロのコスンヤー心計値よいマリアリイー木、プロ 並以イーヤキーロてるれる示いる図、33次【2€00】 L, CIOBに伝達される。

ット線BLTO, BLBOの信号が相補コモン線CIO 当解財、フパさくた社919、819をスジンでイ20 M型小ネンヤモn、ブ糖状のハンイトバは02Y号割児 選ムでな、(はてぐならよるれる代入が027号割用選 ムミセか野アノドーに下きスソドアムミセブいおコII ヤーにデムそれる示い 「図」よい必要イーその9 「 Q、8104x シンでイ20M型小木ンナキnのこ。る

カフパち合辞が9 I Q , 8 I Q & X ジン で イ 2 O M 生

。られさらいシンマ s V 歌歌剛立家 型い的部一で前直界選出ーマンはかたの計使の子、よりブバ Vcc/2レベルとされるが、不揮発性動作モードにお 、おフいはコスサイマの部ドーチ計値でゃミナトを、お Oのプリチャージが行われる。プリチャージ電圧VPC にアサートされたとき、相補ビット線BLTO, BLB っている。このプリチャージ制御信号PCがハイレベル 極にはプリチャージ制御信号PCが入力されるようにな 雷イーそのて19,016,016,017のペンンでイ20M 接続され、その直列接続箇所にプリチャージ電圧VPC 限直払てIQ、8IQをXジンそイ2OM型小キンサキ n。る気となるて「Q、3104Xジンぞイ20M型小

ネンサキn ひ奴、己 I の々スシンで1 20M型小木ンサ

BLT0, BLB0間を短絡するよるで接続されたnチ

性動作モードである(YES)と判断された場合には、 不揮発性動作モード対応のメモリアクセスが行われ(ス テップS65)、レジスタ193の書換えが行われる。 上記ステップS65の不揮発性動作モードアクセスにお いては、外部からのアドレス指定によって選択されたメ モリマット内の全てのワードが順次選択レベルに駆動さ れてリコール動作(ダイナミック動作モードへの切換 え)が行われる。つまり、外部からのアドレス指定によ って選択されたメモリマットにおける全てのワードが順 次選択レベルに駆動されることによって、メモリセルデ ータが相補ビット線に出力されると、対応するセンスア ンプで信号増幅が行われて、それによりメモリセルのキ ャパシタに、その読出し情報に基づく電荷蓄積が行われ て、不揮発性動作モードからダイナミック動作モードへ の切換えが行われる。このとき、カラム選択によって外 部出力されるのは、外部からの入力アドレスADRに対 応するワードについてのデータのみであって、その他の データは外部に出力されない。上記のリコール動作に対 応して、対応するメモリマットについての動作モード識 別情報の書換えがレジスタ193に対して行われる。こ の結果、上記リコール動作に係るメモリマットについて の次回のメモリアクセスは、モード判定回路192によ ってレジスタ193内の動作モード識別情報が参照され て、ダイナミック動作モードで行われることになる。

【0038】図7には外部からのメモリアクセスにかかるメモリマットがリフレッシュ中である場合の動作タイミングが示される。

【0039】上記のように入力アドレスADRに対応す るメモリマットがリフレッシュ中である場合、リフレッ シュ判定回路185によってリフレッシュ中止信号ST がアサートされると、それによって、クロック発生回路 182からのクロックCLKの発生が停止され、外部か らのメモリアクセスが優先される。つまり、ロウアドレ スストローブ信号RAS*がローレベルにアサートされ ている期間において、リフレッシュ中信号がハイレベル にアサートされると、クロックCLKの発生中止され、 リフレッシュ動作にかかるワード線WLがハイレベルの 選択状態からローレベルの非選択状態に移行されること で、リフレッシュが中止される。そして、上記入力アド レスADRがデコードされることにより、上記入力アド レスADRに対応するワード線WLがハイレベルの選択 状態に移行され、対応するメモリセルデータの読出しが 可能とされる。図7に示される例では、リフレッシュ動 作において相補ビット線に僅かな信号変化が生じている が、それは、上記リフレッシュの中止により消滅され、 その後に、上記メモリアクセスにかかるワード線選択に より、対応する相補ビット線BLT,BLBにはメモリ セル情報が読出され、それが対応するセンスアンプによ り高電位側電源Vccレベル、及び低電位側電源Vss レベルにまで増幅される。

【0040】次に、不揮発性動作モードにおけるメモリアクセス、及びダイナミック動作モードにおけるメモリアクセスについて説明する。

【0041】図8には不揮発性動作モードにおけるメモリセルデータの読出し動作タイミングが示される。

【0042】説明の便宜上、ワード線WLOと相補ビット線BLTO, BLBOとの関係で説明する。

【0043】不揮発動作モードにおいては、ワード線W Lが選択される直前にプリチャージ電圧VPCがVcc **/2レベルから低電位側電源Vssレベルにされ、プリ** チャージ制御信号PCがローレベルにネゲートされてか らワード線WLOが選択される。つまり、ビット線BL TO. BLBOを低電位側電源Vssレベルにプリチャ ージし直してからワード線選択が行われてデータ読出し が行われる。それにより、強誘電体メモリセルの分極特 性によるメモリセルデータが相補ビット線BLTO, B LB0に出力され、その後、センスアンプ起動信号S P,SNがアサートされてセンスアンプSACが動作さ れることにより、相補ビット線BLTO、BLBOの微 小信号が、高電位側電源Vccレベル、低電位側電源V ssレベルにまで増幅される。この読出し動作によっ て、上記データ読出しにかかるメモリセルのキャパシタ に電荷蓄積が行われるから、次回はダイナミック動作が 可能となる。

【0044】図9にはダイナミック動作モードにおけるメモリセルデータの読出し動作タイミングが示される。【0045】ダイナミック動作モードにおけるメモリセルデータの読出し動作は、基本的には通常のDRAMの場合と同様とされる。図9に示される動作タイミングにおいて、図8に示される不揮発性動作モードの場合と異なるのは、プリチャージ電圧VPCがVcc/2レベル一定であり、低電位側電源Vssレベルには変更されない点である。つまり、ビット線BLT0、BLB0がVss/2レベルにプリチャージされた状態でワード線選択が行われてメモリセルデータの読出しが行われる。

【0046】上記実施形態によれば、以下の作用効果を得ることができる。

【0047】外部からアドレスADRが入力され、タイミング制御回路13の制御によりラッチ回路15に上記入力アドレスADRがラッチされると、リフレッシュ判定回路185において、上記入力アドレスADRに対応するメモリマットが現在リフレッシュ中か否かの判定が行われ、この判定において、選択マットがリフレッシュ中であると判断された場合に、クロック発生回路182におけるクロックCLKの発生が停止されることで、そのメモリマットのついてのリフレッシュ動作が中止されて、モード判定回路192によってレジスタ193の書換えが行われることにより、それまでのダイナミック動作モードから不揮発性動作モードに移行したことが記録される。そのように、外部からのメモリアクセスと、内

【即號な単簡の面図】

ATMA THA MA 構成例プロック図であ テスンターよりくにるおう頭形断実一の肥発本【1図】

て例为群な的本金のムテスンを一よ当くに話土【2図】 °ę

。各在7四个4日

【図3】上記シャドーRAMに含まれるメモリマットの

【図4】 上記シャドーR A M に含まれるメモリマットの 。るなで図路回附知斠

【図5】上記シャドーRAMにおけるオートリフレッシ 。るなで図路回路気帯のフィノクリ路回近周

チスのかが路代、ブルはSIMARードャン語上【3図】 。るあブイーヤキーロてのスンセーぐ計使と

。るあプイーサチーロてのスンサービ計値 の合思るを合競社と計値よくでくてい路内とスサイヤリ

おう中上シャンていなイャアリチ×るかなコスナクアリ 「図7」上記シャドーRAMにおいて、外部からのメモ

ヤンミトや計値し出読のや一デバチリチ×るれはコドー 「図8」上記シャドーRAMにおいて、不輝発性動作モ 。るあつ図でくミトや計使の合思る

値で、ミナトや、ブいおSIMARHンサインには【8図】

1~5U=x u-6~1-6

路職陽よくベイてリイート 81

といって からに、もに、そに E-01/CHASY6 EI

4-c740 n-21-21

4-E∓U~ 981,71

類℃

イスススイナ u-8~1-8

器回代出入 OI

4-C7764 II

【神経の号符】

*&&7×4/

ミトや計使し出語のや一下ハナリチへるわはコドーチ計

. & A.T.\

4451 E61 器回家呼×イーチ 261 別の時間メーチ 【6】

器回気性 たくゃくてい 38I

といって 281

131 # 18I

日9 モード制御部

214 181

置装動品 8 €

系示表 3 €

Þε

3 J

イーホーキ 6 5

35 周辺装置制御部

MAA-444 EE

ROM

 $CD\Omega$

それにより、CPUによるメモリアクセスの効率向上を 、きづみょこるをいロサ、土やら見を間初るれるや費い 計値よぐゃくてい、ひまた。るな〉無な間部を舒くせく てるよい計値にぐゃくてい、合能がふを含えせんていま アクセスが優先されることから、例えばCPUからのメ リチスのらな路根ブれき山中が計値 よどでしてい、この合 、 ろスサクヤリチ×のるが路根、 さみなを【4200】

**語下払れを 伊塔式単簡多果依るれる
引ファよコのよな**内

表升さらの肥発るれる示開フィノはご願本【果校の肥発】

抖条をくこるれる気がれいせいチ×ブム含をそぐパャキ

るよい期較本事精鋭よろうな心、お肥幹本【2200】

更吸を一干断各、>なもうのよるれち宝刷コパチも限等

本、社会し限態プロの公合語の1日度には下くでもよ

当くにるなつ理代用呼ぶっなる長背のそを把発されるな

ファよい各門発本アンム主が可能の土以【IROO】

身よフノコミよるや野舎ブ力単ストヤター〒の宝売むコ

合思のメーチイスーバのブスサイアハアじぐ、六ま。い

のこ、社会しつらよら行う力単イベアリチスを理習の減

静勢場の依式の気呼のイーチ計値で、ミイトや、イーチ

計値計発輯不 、おう説쟁越実猛土 、別え例【000】

は5世がいなし加強を冒要の子、>ないてのよるれち宝

那に基づいて具体的に説明したが、本発明はそれに限

動実を開発されるなファよい者即発本土以【9400】

こる人類のコギーチ計値発軒不、コ合思されざスサイ下

ドーし、社域語のそ回次、されるパフト野ブパなれる滅消

お辞情熱信るよい函代、いえのなるあつ朴雷鷸餅やハナ

しまえ、000よるれる滅消でより過去の間部が時間可に

るより酢蓄南雷のをぐパャキ、おうイベアリチ×るあう

本された場合、そのリフレッシュ中上にかかる記憶領域

中や計値よく、4ていいらよの話上、六ま【8400】

離成の間海野処々一干、ブのるきブがよこる図多土向率

き、それにより、CPU31によるメモリアクセスの効

健エジャリてい、ひまつ。るな〉無や間部さ者スサイア

るよい計値よくペイてリ、合能力な考えたすんてリチス

のもれが優先されることから、例えばCPU31からの

ていチ×のさみ路代フパさ山中や計値よぐゃくてい、こ

合思さし合語はと計値となべていって基づへでロへ略

ではとこるものロサ 、土やの見を間あるれちや費の計

。るなる鎖でなし出読のを一下いせいチス、ひよころ

。いなようまら言むくこるあう消厄更変を断了い

.687743 こる図を離疎の間神野吸や一下、ブのるきづかくこる図

。るおうて舐の

[6003]


。るきつかくこるや用面の


。るきづれるこる図を

。るきブやくこるも用蔵>辺の重要


MC メモリセル

【図1】






[区図]




[28]


【図4】



【図5】


[図5]






[/ 조]





【9図】



フロントページの続き

(72)発明者 永島 靖

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 長谷川 雅俊

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 鈴木 津幸

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング

株式会社内

(72)発明者 青木 康伸

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング

株式会社内

(72)発明者 成井 誠司

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内